學習 VHDL 和 FPGA 開發

學習如何建立一個 VHDL 設計,可以在 Xilinx 或 Altera FPGA 開發板上進行模擬和實現

報名參加課程更新 coupon code

從這 4.5 小時的課程,你會學到

  •  瞭解在 FPGA 上實現數位化設計的設計過程
  • 學習如何模擬 Altera 的 ModelSim 和 Xilinx Isim 的設計
  • 學習如何使用 Xilinx ISE 工具編寫 FPGA
  • 使用 ModelSim 除錯 VHDL 設計
  • 利用 ModelSim 模擬 VHDL 設計
  • 熟悉 Altera 和 Xilinx 工具
  • 程式設計 FPGA

要求

  • 購買 BASYS 3 或 BASYS 2 FPGA 開發板
  • 如果你使用 BASYS 2 請下載 Xilinx ISE webpack ,我們會在課程中帶你做
  • 如果你使用 BASYS 3 板請下載 Vivado,我們將在課程中帶你做
  • 二進位制符號的基本理解
  • 對十六進位制符號的基本理解
  • 對邏輯閘的基本理解

課程說明

本課程支援 Xilinx 和 Altera FPGA 兩種開發板。

本課程旨在給初級和中級學生如何建立和成功模擬他們的 VHDL 設計。 我們也將在 Xilinx BASYS 3 或 BASYS 2 FPGA 開發板上實現這些設計,以便學生能夠看到他們的設計實際執行的狀況。 這門課程從頭到尾教導使用者如何將他們的數位邏輯設計轉化為 VHDL 設計,這些設計可以在 ModelSim 或 ISim 中模擬,然後在 FPGA 開發板上實現。 本課程還包括如何使用 Altera 的工具,這樣學生就不會侷限於 Xilinx 開發板。

課程結構:

本課程包含超過 20 個講座,將教授學生 VHDL 的語法和結構。 通過這門課程,學生將能夠理解特定的 VHDL 關鍵字的語法和使用。 每個實驗室都有講座,為學生將要實施的數位邏輯電路提供背景知識。

本課程包含 7 個實驗室,這些實驗室的設計是為了讓學生學習如何開發 VHDL 程式碼。 對於每個實驗室,我會給學生一套 VHDL 檔案,他們在課程中會修改或變更,以使該專案在 ModelSim 中正確地進行模擬,這樣他們就可以在他們的 FPGA 板上實踐設計。 這些實驗室的設計是為了幫助學生透過實際地親自編碼來學習 VHDL。

在你報名參加這門課程之前請跟我留言!

目標受眾

  • 工程系學生
  • 工程經理
  • 數位邏輯愛好者
  • 想學會電機工程的任何人
  • 任何有興趣的人

講師簡介

Jordan Christman  你的嵌入式系統引導者

Jordan Christman 具備 University of Dayton 的電子和電腦工程技術學士學位和電機工程碩士學位。 他目前正在申請電子監測裝置的專利。 他在 FPGA (Field Programmable Gate Array)開發、數位電子、電路板設計、 VHDL 設計和硬體系統建模等方面有著豐富的知識。 Jordan 在學校的研究重點是嵌入式系統,包括電路設計、韌體開發、電腦硬體的實現以及計算機作業系統的介面。Jordan 的嗜好包括行動應用程式開發、 PCB (印刷電路板)的佈局和組裝、電腦應用程式程式設計,以及任何與電子工程相關的東西。

英文字幕:有

  • 想要了解如何將英文字幕自動翻譯成中文? 請參考這篇 How-To

報名參加課程更新 coupon code

Sponsored by Udemy

也許你會有興趣

 歡迎使用 e-mail 訂閱 Soft & Share 

這個網站採用 Akismet 服務減少垃圾留言。進一步了解 Akismet 如何處理網站訪客的留言資料

Powered by WordPress.com.

Up ↑

%d 位部落客按了讚: