常見週邊裝置、記憶體和匯流排(Bus)協議的驗證
Continue reading “驗證系列第 2 部分：SystemVerilog 專案”驗證系列第 2 部分：SystemVerilog 專案
驗證系列第 3 部分：UVM 基礎知識
從頭開始建立 UVM 驗證環境的逐步指南
Continue reading “驗證系列第 3 部分：UVM 基礎知識”Verilog HDL：VLSI 硬體設計綜合大師班
來自擁有 15 年以上經驗的專家。 VLSI、Soc、處理器和 FPGA 的核心設計原則。 VHDL 替代方案。
Continue reading “Verilog HDL：VLSI 硬體設計綜合大師班”