VSD - Clock Tree 綜合 - 第 1 部分

Contents

VLSI – 建造晶片如建造一座城市般！

從這 4 小時的課程，你會學到

CTS 品質檢查（偏差、功率、延遲等）
H-Tree
H-Tree的品質檢查
Clock Tree 緩衝
緩衝 H-Tree
觸發器分佈不均勻的 H-Tree
百萬次失敗的高級 H-Tree
Power Aware CTS（時鐘門控）
使用時 Clock Tree 行靜態時序分析

要求

具有電機和電子基礎知識的個人

課程說明

Clock Tree 網路是晶片的支柱和柱子。

通過這些系列講座，我們探索了應用於 VLSI 行業的現場概念。讓你在此一站式地了解業界的 VLSI 電路。

這些視訊將發展一種分析方法，以在建構 Clock Tree 的同時應對技術挑戰。

目標受眾

熱衷於了解 VLSI 和 Chip 世界的個人

講師簡介

Kunal Ghosh 超大規模集成電路系統設計 (VSD) 的數位和簽核專家

Kunal Ghosh 是 VLSI System Design (VSD) Corp. Pvt. 的董事和聯合創始人。在 2017 年推出 VSD 之前，Kunal 在高通公司的測試晶片業務部門擔任多個技術領導職務。他於 2010 年加入高通。他領導了 28nm、16nm 測試晶片的物理設計和 STA 流程開發。 2013 年，他加入 Cadence，擔任 Tempus STA 工具的首席銷售應用工程師。 Kunal 在印度孟買的印度理工學院 (IIT) 獲得電機工程碩士學位，專攻 VLSI 設計和奈米技術。

親身體驗技術@

1) MSM（行動站台模式晶片）——MSM 晶片用於 CDMA 調幅/解調幅。它由 DSP 和微處理器組成，用於運行 Web 瀏覽、視訊會議、多媒體服務等應用程式。

2) 記憶體測試晶片——記憶體測試晶片用於驗證 28nm 訂製/編譯器記憶體的功能，以及表徵它們的時序、功率和良率。

3）DDR-PHY測試晶片——DDR-PHY測試晶片基本都是針對高速資料傳輸進行測試的

4) 時序和物理設計 130nm MOSFET 技術節點到 16nm FinFET 技術節點的流程開發。

5）“IR 感知 STA”和“低功耗 STA”

6) 分析設計規模高達 8.5 億實例計數的 STA 引擎行為

1) Richard Pinto 教授和 Anil Kottantharayil 教授的研究助理“Sub-100nm optimization using Electron Beam Lithography”，旨在優化 RAITH-150TWO 電子束光刻工具和工藝條件以達到最低分辨率，使用混合和匹配工具的 100 nm 以下 MOSFET 製造的能力，並為 500 nm 以上的特徵尺寸生成掩模板。

2) 與 Madhav Desai 教授一起研究從 C-to-RTL記憶體AHIR 編譯器生成的 RTL 在功率、性能和面積方面的特徵。這是通過將 AHIR 編譯器生成的 RTL 傳遞給標準 ASIC 工具鏈（如綜合和佈局佈線）來完成的。使用標準軟體對 PNR 產生的網表進行表徵

出版物

1) “A C-to-RTL Flow as an Energy Efficient Alternative to Embedded Processors in Digital Systems”在“第 13 屆 Euromicro 數位系統設計、架構、方法和工具會議”( DSD 2010，2010 年 9 月 1-3 日，法國里爾 )上提交

2) 用於“N”視圖的併發( Concurrency ) + 分佈式 MMMC STA

3) 使用帶有 EDI Cockpit 的主克隆方法對具有 8000 個時鐘和複製模組的 18M 實例計數設計進行簽核時序和洩漏優化

4) 佈局感知 ECO 方法論 – 不鬆懈

學習 VLSI 並勝出的順序提示：

如果我是你，我會從物理設計和物理設計網路研討會課程開始，我首先了解整個流程，然後會轉到 CTS-1 和 CTS-2 來研究時鐘是如何構建的細節.

然後，正如你們都知道串擾如何影響較低節點的功能，我會參加信號完整性課程以了解縮放的影響並修復它們。一旦我這樣做了，我想知道如何分析我的設計性能，我會分別參加 STA-1、STA-2 和 Timing ECO 網路研討會課程

一旦你 STA，就會產生一種內在的好奇心，並希望我們了解晶體管級時序分析中的內容。為了完成這一點，我會參加電路設計和 SPICE 模擬第 1 部分和第 2 部分課程。

最後，為了更詳細地了解預置單元、IP 和 STA，我會參加自定義佈局( custom layout )課程和程式庫表徵( Library Characterization )課程

以上所有都需要使用 CAD 工具來實現，並且需要更快地完成，為此我會編寫 TCL 或 perl 腳本。所以為此，我會從最開始或中間開始學習 TCL-Part1 和 TCL-Part2 課程

最後，如果我想學習 RTL 和綜合，從規格到佈局，RISC-V ISA 課程將教授為微處理器等複雜系統定義規格的最佳方法

與我聯繫以獲得更多指導！

希望你喜歡這次課程，祝你未來好運