動手實作 RISC-V CPU 設計，包括 VHDL、C 韌體、SoC 整合和 FPGA
從這 7.5 小時的課程，你會學到
- 使用 VHDL 從零開始設計 RISC-V CPU
- 瞭解 RISC-V 指令和 CPU 內部結構
- 使用單元測試和模擬建置並驗證 CPU
- 建立完整的 RISC-V 系統單晶片 (System-on-Chip，SoC)
- 在自訂 CPU 上執行裸機 C 韌體
- 使用連結器腳本、啟動程式碼和堆疊初始化
- 正確橋接硬體和軟體
- 在 FPGA 上部署和測試設計
- 獲得 RISC-V 和 CPU 設計的實務經驗
要求
- 具備基本的數位電路設計知識（理解組合邏輯和時序邏輯（暫存器、有限狀態機、時脈））。
- 熟悉 VHDL（無需精通，但應能熟練地閱讀和編寫基本的 VHDL 程式碼）。
課程說明
從零開始設計 RISC-V CPU，並在 FPGA 上運作。
本課程將帶您逐步完成 RISC-V CPU 的完整設計，從 RISC-V 規格入手，最終建立一個基於 RISC-V CPU 並運行 C 韌體的完整系統單晶片 (SoC)。
您將從零開始實作 RISC-V CPU，學習如何在 RTL 層級解碼、執行指令並將其連接到記憶體。然後，設計將逐步演變為完整的系統單晶片，您將整合週邊系統、定義記憶體映射並將硬體與軟體連接起來。
本課程的重點是硬體-軟體介面。您將學習裸機軟體的實際工作原理，包括堆疊初始化、連結器腳本、啟動程式碼和 C 韌體整合。為了確保正確性和可靠性，在將 CPU 部署到 FPGA 之前，我們將使用單元測試和模擬對其進行驗證。
完成本課程後，您將能夠：
- 從零開始用 VHDL 設計 RISC-V CPU
- 透過單元測試和模擬驗證你的設計
- 建構並理解完整的 RISC-V SoC
- 在你自己設計的處理器上編寫並運行 C 固件
- 使用連結器腳本、堆疊設定和啟動程式碼
- 在 FPGA 上部署並測試你的設計
本課程非常適合：
- 希望深入了解 CPU 設計知識的 FPGA 和 ASIC 工程師
- 希望了解 C 語言底層運作機制的嵌入式軟體工程師
- 旨在建立強大且具有差異化的硬體專案的學生
- 以及任何希望獲得真正端到端 RISC-V 學習體驗的人士
目標受眾
- 電子與電腦工程專業的學生
- FPGA 與數位設計工程師
- 嵌入式軟體工程師
- 充滿好奇心的工程師和創客
講師簡介
Anas Fennane 硬體經理兼FPGA工程師
我是一名擁有十年硬體設計和嵌入式系統經驗的電子通訊工程師。目前在巴黎工作，擔任安全領域的硬體經理，擁有金融和航太相關專案的經驗。除了本職工作之外，我熱衷於學習和持續改進，並樂於與同樣渴望了解事物運作原理的工程師和學生分享實用且真實的經驗。
字幕：英文
- 想要了解如何將英文字幕自動翻譯成中文? 請參考這篇 How-To
- Udemy 永久擁有課程 許多課程約 NT390 （點擊看優惠)
- ✨年訂閱每月 NT350 優惠 🌈悠遊 Udemy 的 28000+ 門課，最大化學習 ( 原價 NT635/月 )
- Udemy 現在越來越多課程有中文字幕，請參考 Soft & Share 中文線上課程
- 手機上點選優惠連結看到的價格比電腦上看到的貴
- ＄代表當地貨幣, 如在台灣為 NT
- 點選”報名參加課程”有可能因瀏覽器 cookies 轉久一點或回報錯誤而無法連上，請稍等刷新或重新點選就會出現
報名參加課程
也許你會有興趣
- FPGA 相關線上課程
- ★英語學習地圖 – 練好英文是最大的學習槓桿
- 如何找工作學習地圖 – 找工作不要靠運氣！
- 從 Soft & Share 各種社團頻道挑選你喜歡的加入
發佈留言