從零開始建立 RISC-V CPU 並運行實際程式
從這 2 小時的課程，你會學到
- 使用 SystemVerilog 從零開始建立一個完整的 RISC-V 32I 單週期 CPU。
- 設計每個主要的處理器模組，包括 ALU、暫存器檔案、控制單元和記憶體。
- 瞭解 RISC-V 指令集、指令編碼方式以及軟體如何在 CPU 內部轉換為硬體操作。
- 在功能齊全的 RISC-V 處理器上執行組合語言程式( assembly programs )，並執行實際演算法，例如求最大值、斐波那契數列( Fibonacci )和冒泡排序( Bubble Sort )。
- 設計並整合自訂指令集擴充 (Instruction Set Extension，ISE) 到 RISC-V 處理器中，以加速實際程式的運作。
要求
- 對數位邏輯、處理器或電腦體系結構感興趣，並有動力透過實際建構和運行 RISC-V 處理器來學習。
- 熟悉 SystemVerilog（模組、訊號）。
- 理解二進制和十六進制數。
課程說明
準備好超越理論，真正建立一個可運行的處理器了嗎？
本課程將帶您一步步完成 RISC-V RV32I 單週期處理器的設計、編碼和模擬。
我們將從 RISC-V 架構的基礎知識入手，逐步建立每個硬體模組：指令記憶體、取指、譯碼、暫存器檔案、算術邏輯單元 (ALU)、資料記憶體、分支控制和控制單元。
您將了解每個模組的獨立工作原理，以及它們如何連接成一個能夠運行機器碼的真實 CPU。
與理論架構課程不同，本課程著重於實務和專案開發。
您不僅會學習處理器的工作原理，還會建立一個處理器，在 ModelSim 中進行仿真，載入組合語言程式並觀察其執行過程。
課程結束時，您將：
- 使用 SystemVerilog 設計每個 CPU 模組，並將它們連接成一個完整的 RV32I 處理器。
- 解碼實際指令並產生所有相關的控制訊號。
- 在您的處理器上執行組譯演算法，例如最大值查找器、斐波那契數列和冒泡排序。
- 使用 ModelSim 進行整個 CPU 的模擬和調試，並進行波形分析。
- 像硬體架構師一樣思考－理解資料通路、控制邏輯和指令執行。
本課程非常適合：
- 希望獲得實際 CPU 設計經驗的電腦工程或電機工程專業的學生。
- 尋求處理器架構指導和實踐入門的數位設計初學者。
- 希望了解實際處理器在 RTL 層級運作原理的初級設計和驗證工程師。
無需任何 RISC-V 經驗。
需要具備 Verilog/SystemVerilog 的基礎知識，其他所有內容都會從架構到模擬逐步講解。
立即加入，讓我們一起建立完整的 RISC-V 處理器！
目標受眾
- 專為具有數位邏輯背景的初級工程師和學生設計，旨在幫助他們加深對處理器設計的理解並獲得實際經驗。
- 對於希望了解程式碼如何在處理器上實際執行，並培養紮實的 SystemVerilog 技能以取得學術和專案成功的學習者而言，本課程是理想之選。
- 對於相關領域的工程師而言，本課程也是學習數位設計基礎技能和有意義的實際項目，並將其添加到作品集中的完美選擇。
講師簡介
我擁有電機與電子工程學士學位，專攻使用SystemVerilog進行數位設計和驗證。除了學術背景之外，我還透過行業項目、高級培訓課程以及目前在一家領先科技公司的工作積累了豐富的實踐經驗。
身為一名相對年輕的工程師，我深知初學者在初涉晶片設計和驗證領域時常常面臨的挑戰、困惑和知識盲區。正因如此，我創建了這門課程，希望它能以我當初希望的方式進行講解——清晰易懂、實用有效，並專注於循序漸進地建立學員的信心。
我的目標是為剛踏入這個領域的工程師提供易於理解的內容，彌合理論與實踐之間的鴻溝，幫助他們掌握在這個充滿活力的領域取得成功所需的工具和思維模式。
字幕：英文
- 想要了解如何將英文字幕自動翻譯成中文? 請參考這篇 How-To
- Udemy 永久擁有課程 許多課程約 NT400(點擊連結看更多)
- ✨年訂閱每月 NT350 🌈 悠遊 Udemy 的 26000+ 門課，最大化學習 ( 原價 NT635/月 )
- Udemy 現在越來越多課程有中文字幕，請參考 Soft & Share 中文線上課程
- 手機上點選優惠連結看到的價格比電腦上看到的貴
- ＄代表當地貨幣, 如在台灣為 NT
- 點選”報名參加課程”有可能因瀏覽器 cookies 轉久一點或回報錯誤而無法連上，請稍等刷新或重新點選就會出現
報名參加課程
也許你會有興趣
- Verilog 相關線上課程
- ★英語學習地圖 – 練好英文是最大的學習槓桿
- 如何找工作學習地圖 – 找工作不要靠運氣！
- 從 Soft & Share 各種社團頻道挑選你喜歡的加入
發表迴響