實體設計（靜態時序分析 – STA）、RTL 和電路設計中常用的時序概念的 VLSI 課程
從這 4 小時的課程，你會學到
- 觸發器和鎖存器時序基礎知識
- 建立時間、保持時間、時鐘至 Q 值、時鐘偏移
- 建立和保持違規檢查
- 建立和維持違規修復
- 延遲最小化
- 數位時鐘( Digital Ckts )的建立與保持裕度( Margin )
- 最小和最大路徑分析
- 時鐘門控( Clock Gating )
- SoC中的 F-V 曲線
要求
了解 Flop 功能就足夠了
課程說明
數位邏輯基本時序檢查的 VLSI 課程 – 針對 VLSI 學生和從事物理設計/前端 (RTL) 設計/驗證/電路設計的專業人士的必修課程。
對於每個 VLSI 設計師來說，了解觸發器、鎖存器和邏輯閘的時序（建立時間、保持時間、時脈到 Q 延遲）都非常重要。無論您是實體設計師（後端）還是 RTL 設計師（前端）還是驗證工程師或電路設計師，數位邏輯和相關時序都是 SoC 設計中設計性能的基礎。
時鐘偏差是靜態時序分析中的另一個重要因素。本課程將涵蓋觸發器最關鍵的時間方面以及如何在數位設計中計算建立和保持裕度。此外，本課程將提供有關延遲最小化的見解，這是物理設計的另一個重要方面。
對於每個渴望在半導體行業取得成功的 VLSI 有抱負者來說，這是一門必修課程。如果您正在準備 VLSI 面試或 GATE 考試，那麼這門課程適合您。
本系列講座中教授的所有概念都配有相關範例，幫助學生全面理解每個概念。這是 VLSI 面試準備的完美課程。
本速成課程由 VLSI 行業專家編寫，並參考了德州儀器、AMD、英特爾、高通、Rambus、三星等公司的行業專業人士的意見。
本課程涵蓋的概念包括 – 觸發器和鎖存器操作、設定時間、保持時間、時脈到 Q 延遲、緩衝區、時脈偏差、設定裕度( Margin )、保持裕度、週期路徑分析、數位與實體實現、違規範例和修復這些違規、延遲最小化、時脈門控和 SoC 中的頻率電壓曲線。
祝福您 VLSI 之旅一切順利！
目標受眾
- VLSI 學生
- VLSI專業人員
- 電子工程師
- 電機工程師
- 物理設計工程師
- RTL 設計師
- 電路設計師
- 驗證工程師
- SoC設計師
講師簡介
Learnin28days Academy 工程專業學生的行業專家線上學院
Learnin28days 是一個價格最實惠的線上教育科技平台，由頂尖的產業專家教授各個技術領域的概念。我們的目標是透過短期線上課程簡化學習，以便每個人都能掌握關鍵概念及其在工業中的應用。我們提供電腦科學、電子和電機工程課程。
字幕：英文
- 想要了解如何將英文字幕自動翻譯成中文? 請參考這篇 How-To
- Udemy 永久擁有課程 許多課程約 NT400(點擊連結看更多)
- ✨年訂閱每月 NT350 🌈 悠遊 Udemy 的 26000+ 門課，最大化學習 ( 原價 NT635/月 )
- Udemy 現在越來越多課程有中文字幕，請參考 Soft & Share 中文線上課程
- 手機上點選優惠連結看到的價格比電腦上看到的貴
- ＄代表當地貨幣, 如在台灣為 NT
- 點選”報名參加課程”有可能因瀏覽器 cookies 轉久一點或回報錯誤而無法連上，請稍等刷新或重新點選就會出現
報名參加課程
也許你會有興趣
- 硬體設計相關線上課程
- ★英語學習地圖 – 練好英文是最大的學習槓桿
- 如何找工作學習地圖 – 找工作不要靠運氣！
- 從 Soft & Share 各種社團頻道挑選你喜歡的加入
發表迴響