使用 Verilog 進行系統設計

基於 FPGA 的設計

從這 30.5 小時的課程，你會學到

• 數位電路的 Verilog 編碼

要求

無

課程說明

完成本課程後，學員將能夠：

(1) 瞭解設計工程師需要最佳化的設計指標概念

(2) 理解 IC 設計技術的概念

(3) 瞭解使用固定功能 IC 技術、全客製化 ASIC 技術和半客製化 ASIC 技術實現邏輯

(4) 瞭解使用固定功能 IC 技術、全客製化 ASIC 技術和半客製化 ASIC 技術實現邏輯的優缺點

(5) 理解在 PLD 中實現邏輯的概念

(6) 理解在 FPGA 中實現邏輯的概念

(7) 理解 IC 設計流程

(8) 瞭解 HDL 在系統設計中的作用

(9) 理解各種 Verilog 語言結構的概念

(10) 瞭解各種運算子及其在 Verilog 編碼中的用途

(11) 瞭解如何使用 Xilinx 軟體編寫 Verilog 程式碼

(12) 瞭解如何使用 Xilinx 軟體來模擬 Verilog 程式碼

(13) 瞭解如何使用 Xilinx 軟體實作 Verilog 程式碼

(14) 使用行為建模風格實現組合邏輯

(15) 使用資料流建模風格實現組合邏輯

(16) 使用結構建模風格實現組合邏輯

(17) 使用行為建模風格實現時序邏輯

(18) 使用資料流建模風格實現時序邏輯

(19) 使用結構建模風格實現時序邏輯

(20) 使用 MOS 電晶體實現邏輯

目標受眾

有興趣編寫和模擬組合電路和時序電路 Verilog 程式碼的學生

講師簡介

Dr. Yogesh Misra 印度GMR理工學院教授

Yogesh Misra 博士擁有電子學士、電子與通訊工程碩士和博士學位，熱愛教學。他擁有 24 年的教學和行業經驗。他目前在印度安得拉邦卡基納達 JNTU 附屬的 Rajam GMR 理工學院（NAAC 自治“A”級院校）電子與通訊工程系擔任教授，該系已獲得 NBA 認證。 GMR 理工學院提供的所有七個課程均獲得 NBA 認證。 2022 年 7 月，GMR 理工學院在印度國家研究基金會 (NIRF) 和人力資源與發展部 (MHRD) 的全國排名中位列第 188 位。

字幕：英文

• 想要了解如何將英文字幕自動翻譯成中文? 請參考這篇 How-To

---

• Udemy 永久擁有課程 許多課程 NT400 (點擊連結看更多)
• ✨年訂閱每月 NT350 ( ⏳首年再享 30％off ) 🌈 悠遊 Udemy 的 26000+ 門課，最大化學習 ( 原價 NT635/月 )
• Udemy 現在越來越多課程有中文字幕，請參考 Soft & Share 中文線上課程
• 手機上點選優惠連結看到的價格比電腦上看到的貴
• ＄代表當地貨幣, 如在台灣為 NT
• 點選”報名參加課程”有可能因瀏覽器 cookies 轉久一點或回報錯誤而無法連上，請稍等刷新或重新點選就會出現

---

報名參加課程

Sponsored by Udemy

---

也許你會有興趣

• FPGA 相關線上課程
• ★英語學習地圖 – 練好英文是最大的學習槓桿
• 如何找工作學習地圖 – 找工作不要靠運氣！
• 從 Soft & Share 各種社團頻道挑選你喜歡的加入

不受 FB 演算法影響，歡迎透過 e-mail 訂閱網站更新