從頭開始使用 Verilog HDL 建置處理器

使用 Xilinx Vivado 2020.2

從這 3 小時的課程，你會學到

基於 Verilog 的 CPU 實作策略
建立自訂指令集以滿足資源利用率
在處理器內部新增程式和資料記憶體的策略
在處理器中加入跳轉和分支指令的策略

要求

數位電子學基礎

課程說明

21 世紀的大多數應用程式都需要強大的硬體，同時也需要集中控制器來開發複雜的演算法。隨著我們進入人工智慧或基於雲端的設備，並且系統複雜性日益增加，隨著人工智慧時代的進步，整合多個處理器實例的需求變得必不可少。 Zynq 和 Microblaze 是市場上兩種流行的替代方案，幾乎適用於所有應用需求。使用處理器的多個實例的要求，即：需要使用 Microblaze 軟處理器的多個執行個體或硬處理器（如 Zynq 處理器）以及單一或多個 Microblazer 執行個體來獨立處理資料處理和控制要求。整合 Microblaze 等軟處理器的多個執行個體所面臨的根本挑戰是在 FPGA 上實現 Microblaze 所消耗的資源數量。由於 FPGA 的 FPGA 資源有限，硬體和軟體分區在建構複雜系統中扮演重要角色。嵌入式工程師採用的另一種流行的替代方法是建立僅具有所需功能的客製化 CPU /處理器，從而與添加 Microblaze 實例相比節省大量資源。

本課程將討論使用 Verilog HDL 建立簡單處理器/CPU 所需的所有基礎知識以及測試其功能的策略。完成本課程後，您將了解建立複雜 CPU 架構以滿足要求所需的所有必要技能。祝您能成功製作出自己的處理器。

目標受眾

有興趣在 FPGA 上建立自訂 CPU 以實現負載共享的人

講師簡介

Kumar Khandagle 培訓師 @ NAMASTE FPGA ( 講師更多課程 )

我目前在 NAMASTE FPGA 線上學習平台擔任講師，負責為本科生和研究生創建教育內容。該內容旨在幫助他們掌握VLSI（超大規模整合）技術的最新趨勢。在此之前，我曾在印度頂尖金融科技公司之一擔任 FPGA 開發主管。在那裡，我領導一個團隊利用 Xilinx Alveo FPGA 卡開發了尖端的高頻交易平台。

在涉足金融科技產業之前，我在印度孟買大學擔任了三年的 VLSI 培訓師。此外，我還在印度一家專注於應用電子研究的著名研發中心擔任了一年的研究科學家。在此期間，我為一些專案做出了重大貢獻，例如為本土 MRI 機器開發 FPGA 上的梯度控制器和 64 MHz 接收器。

在閒暇時間，我熱衷於創建 Udemy 課程，並且還與 Larsen & Toubro Technology Services 和 Power International 等組織合作。在這些合作中，我在設計各種基於 FPGA 的系統中發揮了關鍵作用，包括同步 DAQ、多通道邏輯分析儀和資料傳輸系統 ( Data Transmission Systems，DTS )。我的主要專業知識和興趣領域圍繞著前端 VLSI 設計、系統單晶片 ( System-on-Chip，SoC ) 開發和晶片驗證。