從頭開始的逐步指南
Continue reading “驗證系列第 6 部分：SystemVerilog 斷言基礎”驗證系列第 6 部分：SystemVerilog 斷言基礎
從頭開始使用 Verilog HDL 建置處理器
使用 Xilinx Vivado 2020.2
Continue reading “從頭開始使用 Verilog HDL 建置處理器”
驗證系列第 1 部分：SystemVerilog 基礎知識
SystemVerilog 語言建構基礎知識
Continue reading “驗證系列第 1 部分：SystemVerilog 基礎知識”用驗證系列第 4 部分：UVM 專案
使用 UVM 驗證最常見的 RTL
Continue reading “用驗證系列第 4 部分：UVM 專案”FPGA 工程師使用 Xilinx Vivado 設計套件的 Verilog
使用 Xilinx FPGA
Continue reading “FPGA 工程師使用 Xilinx Vivado 設計套件的 Verilog”驗證系列第 2 部分：SystemVerilog 專案
常見週邊裝置、記憶體和匯流排(Bus)協議的驗證
Continue reading “驗證系列第 2 部分：SystemVerilog 專案”驗證系列第 3 部分：UVM 基礎知識
從頭開始建立 UVM 驗證環境的逐步指南
Continue reading “驗證系列第 3 部分：UVM 基礎知識”