解密嵌入式系統中 FPGA 的秘密。透過掌握 FPGA 設計技能來增加職業機會並建立更好的系統。
Continue reading “嵌入式系統 FPGA 設計專案課程”嵌入式系統 FPGA 設計專案課程
使用 Verilog HDL + 專案演示進行 ASIC 設計和驗證
ASIC 流程、Verilog 語言、數位基礎知識、組合電路、時序電路、APB 協議
Continue reading “使用 Verilog HDL + 專案演示進行 ASIC 設計和驗證”驗證系列第 1 部分：SystemVerilog 基礎知識
SystemVerilog 語言建構基礎知識
Continue reading “驗證系列第 1 部分：SystemVerilog 基礎知識”VLSI 設計
了解適用於設計 VLSI 晶片的原理、概念和設計方法。
Continue reading “VLSI 設計”Verilog HDL 範例
透過各種範例學習 Verilog HDL 從頭開始對數位電路進行建模
Continue reading “Verilog HDL 範例”SystemVerilog 斷言和從頭開始的功能覆蓋
SystemVerilog 斷言和功能覆蓋語言/應用程式從頭開始。包括 2005/2009/2012 LRM。
Continue reading “SystemVerilog 斷言和從頭開始的功能覆蓋”用驗證系列第 4 部分：UVM 專案
使用 UVM 驗證最常見的 RTL
Continue reading “用驗證系列第 4 部分：UVM 專案”深入學習 SystemVerilog 斷言和覆蓋編碼
熟練 SystemVerilog 的兩個關鍵方面，以確保所有驗證工作的品質和完整性。
Continue reading “深入學習 SystemVerilog 斷言和覆蓋編碼”在 FPGA 設計實施 AXI4
學會在你下一次 FPGA 設計 Intel/Altera 或 AMD/Xilinx 上 AXI4 Bus 的實施
Continue reading “在 FPGA 設計實施 AXI4”