fbpx

用於 FPGA 和 ASIC 設計的 VHDL 簡介

從 VHDL 基礎到複雜的測試台編碼

從這 9 小時的課程,你會學到

使用 VHDL 的實用 FPGA 和 ASIC RTL 設計

要求

對電子和邏輯的基本了解

課程說明

十二講,從VHDL的基礎開始,包括實體、架構、流程。 解釋順序和併發 VHDL 的差異。 討論良好的同步設計方法。 演示如何使用 Altera Modelsim 和 Xilinx Vivado 仿真器。 六個用於實踐經驗的實驗室專案,講師展示了他將如何完成每個實驗室。

目標受眾

初學者 FPGA 或 ASIC 設計師

講師簡介

Scott Dickson FPGA / ASIC 設計工程師

25 年為商業和航空航天市場設計 FPGA 和 ASIC 的經驗。 在加州州立大學任教多年。 Boeing、Rockwell、Intel、Xilinx 和 AMD 等大公司的講師和講師。 航太、通信、圖像處理和自動化領域的 FPGA 設計。 發展研討會和公司學習活動的熱門講師。

英文字幕:有

  • 想要了解如何將英文字幕自動翻譯成中文? 請參考這篇 How-To

🙌覺得使用 udemy 內建的筆記功能不好用? 歡迎來試試 LN+ for udemy,這是一個將 udemy 與 Notion 無縫整合的課程筆記輔助工具!


❤️如果進入課程網頁中沒有看到課程有折扣請先透過桌面電腦瀏覽器點選這個 ✨優惠連結✨,可以用優惠折扣價購買課程

😊 錯過黑五沒關係! udemy 目前有 48 小時特價活動,課程最低價 NT330 起 – 11/27/2022 開始


報名參加課程

Sponsored by Udemy


🛫使用關鍵字連結獲得更多線上學習資訊?請參考這個網頁說明

不受 FB 演算法影響,歡迎透過 e-mail 訂閱網站更新

這個網站採用 Akismet 服務減少垃圾留言。進一步了解 Akismet 如何處理網站訪客的留言資料

Powered by WordPress.com.

Up ↑

%d 位部落客按了讚: