用於 FPGA 和 ASIC 設計的 VHDL 簡介

從 VHDL 基礎到複雜的測試台編碼

從這 9.5 小時的課程，你會學到

使用 VHDL 的實用 FPGA 和 ASIC RTL 設計

要求

對電子和邏輯的基本了解

課程說明

十二講，從VHDL的基礎開始，包括實體、架構、流程。 解釋順序和併發 VHDL 的差異。 討論良好的同步設計方法。 演示如何使用 Altera Modelsim 和 Xilinx Vivado 仿真器。 六個用於實踐經驗的實驗室專案，講師展示了他將如何完成每個實驗室。

目標受眾

初學者 FPGA 或 ASIC 設計師

講師簡介

Scott Dickson FPGA / ASIC 設計工程師

25 年為商業和航空航天市場設計 FPGA 和 ASIC 的經驗。 在加州州立大學任教多年。 Boeing、Rockwell、Intel、Xilinx 和 AMD 等大公司的講師和講師。 航太、通信、圖像處理和自動化領域的 FPGA 設計。 發展研討會和公司學習活動的熱門講師。

英文字幕：有

• 想要了解如何將英文字幕自動翻譯成中文? 請參考這篇 How-To

---

• Udemy 永久擁有課程 許多課程約 NT400(點擊連結看更多)
• ✨年訂閱每月 NT350(再享特別優惠：年度訂閱首年享 25% 折扣) 🌈 悠遊 Udemy 的 26000+ 門課，最大化學習 ( 原價 NT635/月 )
• Udemy 現在越來越多課程有中文字幕，請參考 Soft & Share 中文線上課程
• 手機上點選優惠連結看到的價格比電腦上看到的貴
• ＄代表當地貨幣, 如在台灣為 NT
• 點選”報名參加課程”有可能因瀏覽器 cookies 轉久一點或回報錯誤而無法連上，請稍等刷新或重新點選就會出現

---

報名參加課程

Sponsored by Udemy

---

也許你會有興趣

• 嵌入式系統開發相關線上課程介紹
• ★想要加強英文能力嗎？– 練好英文是最大的學習槓桿
• 如何找工作學習地圖 – 找工作不要靠運氣！
• Soft & Share 特價課程與學習資訊分享 加入這個社團追蹤我們的特價課程與學習訊息

不受 FB 演算法影響，歡迎透過 e-mail 訂閱網站更新